FPGA_SDRAM2.Harness

DDR4=DDR4_DQ[63..0],DDR4_A[12..0],DDR4_DM[7..0],DDR4_DQS0_T,DDR4_DQS0_C,DDR4_DQS1_T,DDR4_DQS1_C,DDR4_DQS2_T,DDR4_DQS2_C,DDR4_DQS3_T,DDR4_DQS3_C,DDR4_DQS4_T,DDR4_DQS4_C,DDR4_DQS5_T,DDR4_DQS5_C,DDR4_DQS6_T,DDR4_DQS6_C,DDR4_DQS7_T,DDR4_DQS7_C,DDR4_CK_T,DDR4_CK_C,DDR4_CKE,DDR4_ACT_B,DDR4_PAR,DDR4_CS_B,DDR4_ODT,DDR4_A14_WE_B,DDR4_BA0,DDR4_BA1,DDR4_BG0,DDR4_ALERT_B,DDR4_RESET_B,DDR4_A15_CAS_B,DDR4_A16_RAS_B